釆用RISC-V SoC推动嵌入式计算

RISC-V是一种开源标准指令集体系结构(ISA),由非营利RISC-V基構管理。 该模块化ISA具有基本指令集和可选的扩展集。 由于RISC-V是免费和开源的,因此已在全球范围内获得普及。今天,已有超过65种RISC-V内核(包括商业和开源)可用。

Efinix已经基于巴彭创建的VexRiscv内核创建了3 种RISC-V内核软件定义的SoC系统芯片。 VexRiscv内核是2018 年在 RISC-V SoftCPU得第一名的内核,是使用具有 M 和 C 扩展名的 ISA RISCV32I 的 32 位CPU,具有五个流水线阶段(获取,解码,执行,内存和写回),以及可配置的功能集。每个SoC都有一个RISC-V处理器,内存,一系列I /O和用于嵌入用户功能的接口。您可以轻松地在同一Trion® FPGA中创建包括嵌入式计算和用户定义的加速器的整个系统。

Jade SoC

具有DDR DRAM控制器接口的缓存高性能SoC。提供实时系统控制和执行图像信号处理的应用的理想选择。

  • ~12K LEs/78 RAM 块
  • 50 MHz
  • 1.16 DMIPS/MHz
  • Up to 3.5 GB DDR DRAM
  • 4 KB on-chip RAM
  • 16 GPIO
  • 计时器
  • PLIC
  • 3 SPI 主机
  • 3 I2C 主机/附件
  • 2 UARTs
  • 1 AXI4 用户周边
  • 2 APB3 用户周边
Ruby block diagram

Ruby Risc-V SoC Data Sheet

Ruby Risc-V SoC Hardware and Software User Guide


Jade SoC

将性能与更小的占位空间融合在一起的缓存通用SoC。非常适合使用通信协议的应用程序,例如指挥和控制,工业自动化或数据记录。

  • ~7K LEs/93 RAM 块
  • 50 MHz
  • 1.2 DMIPS/MHz
  • 32 KB on-chip RAM
  • 16 GPIO
  • 计时器
  • PLIC
  • 2 SPI 主机
  • 2 I2C 主机/附件
  • 1 UART
  • 1 APB3 用户周边
Jade block diagram

Jade Risc-V SoC Data Sheet

Jade Risc-V SoC Hardware and Software User Guide


Jade SoC

占用很少资源无缓存的紧凑型SoC。非常适合需要嵌入式计算功能的应用程序,例如系统监视或远程配置和控制。

  • ~5K LEs/16 RAM 块
  • 50 MHz/20 MHz
  • 0.98 DMIPS/MHz
  • 4 KB on-chip RAM
  • 8 GPIO
  • 计时器
  • PLIC
  • 1 SPI 主机
  • 1 I2C 主机/附件
  • 1 UART
  • 1 APB3 用户周边
Opal block diagram

Opal Risc-V SoC Data Sheet

Opal Risc-V SoC Hardware and Software User Guide


包装内有什么

对于每个RISC-V SoC,Efinix提供了完整的硬件和软件文件包。 此外,为了帮助您开发软件应用程序,Efinix分发了一组预编译的开源软件。 使用这些软件配套,您可以:

  • 使用针对Efinix开发板的示例设计,使用高配型,标准型或轻巧型 RISC-V SoC构建的RTL设计,并学习如何为您自己的应用程序扩展该示例。
  • 使用示例项目设置软件开发环境,根据示例项目创建自己的软件,并使用提供的API。

SoC 设计流程

SoC 设计流程

硬件

  • SoC RTL 文件
  • SoC 测试平台
  • 针对Efinix开发板的示例设计

软件

  • 开发板支援配套 (BSP)
  • 链接描述文件
  • SoC 包含标头文件
  • OpenOCD 配置文件
  • 示例软件应用程序

SDK

  • Eclipse IDE 用于管理项目和软件
  • GCC 编译器
  • OpenOCD 调试器进行调试
  • Windows 构建工具 (Windows)

Efinity 软件支援

Efinity®软件完全支持SoC,该软件提供了从RTL设计到 比特流生成的完整工具流程,包括综合,布局布线, 调试和时序分析。该软件具有图形用户界面(GUI), 提供了可视化的方式来设置项目,运行工具流程以及 查看结果。该软件还具有命令行流程和Tcl命令控制 台。软件产生的比特流文件配置Trion设备。 该软件支 持Verilog HDL和VHDL语言。