Trion FPGA 製品概要

エフィニックス (Efinix®) Trion® プログラマブル・プラットフォームは、当社の Quantum™ テクノロジをベースに構築されており、従来の FPGA 製品と比較して、パワー・パフォーマンス・エリアに大きな優位性をもたらします。Trion FPGA は、プログラマブル・ロジックと Quantum テクノロジを使用したルーティング・ファブリックを特徴としています。このファブリックは、外周に I/O インターフェイスを持ち、モバイルや IoT などの多くの大量生産アプリケーションで必要とされる小型パッケージ要求を満足します。ロジックおよびルーティングに加えて、内蔵メモリと乗算器ブロック (または DSP ブロック) が含まれています。

この Trion プラットフォームは SMIC 40nm LL プロセスで製造され、4,000 ～ 20万ロジック・エレメント (LE) のロジック集積度を持ち、GPIO、PLL、発振器、MIPI、DDR、LVDS などの標準インターフェイスを内蔵しています。Trion FPGA は、汎用カスタム・ロジック市場 (モバイル、IoT、一般的なコンシューマ製品、産業機器、医療機器など) をターゲットにしています。また、エッジデバイスでの深層学習や演算アクセラレーターのような急成長している市場もサポートします。

Trion FPGA ブロック図

FPGA ラインナップおよびパッケージ

ラインナップとインターフェイス

パッケージ オプション

標準 I/O インターフェイス

現在 Trion FPGA は以下のインターフェイスをサポートします:

• MIPI—MIPI D-PHY (4レーン) 最大6 Gbps およびハード IP として実装された CSI-2 コントローラにより、低電力、低コストを実現し、ロイヤルティフリーで容易に実装可能です。
• LVDS—最大 LVDS データレート 800 Mbps、トータル 41.6 Gbps の帯域幅をサポートします。
• DDR—最大 DDRラインレート 1066 Mbps、トータル 51.2 Gbps のピーク帯域幅で、DDR3、LPDDR3、および LPDDR2 をサポートします。DDR インターフェイスは、ハード IP の PHY およびコントローラにより、低電力、低コストを実現し、容易に組み込むことが可能です。

マスク・プログラマブル・メモリ (MPM)

T4、T8、T13、および T20 FPGA には、MPM というオプションが装備されています。この機能は、外部シリアル・フラッシュデバイスによる FPGA のコンフィギュレーションの代わりにオンチップ MPM を使用するものです。このオプションは、超小型化の必要性のあるシステムや低コストが求められるシステムなどでの大量生産時に外部シリアル・フラッシュデバイスを削減するためのものです。MPMは、工場出荷時に実施する 1 回限りのプログラムオプションのため、NRE (開発費) がかかります。MPMを使用するためには、コンフィギュレーションデータを当社に提供いただき、当社のアプリケーション・エンジニアが専用のデータマスクに変換し、MPM データとして組み込みます。

Efinity ソフトウェア サポート

Efinity® ソフトウェアは、RTL デザインからビットストリーム生成 (論理合成、配置配線、タイミング解析を含む) までの完全なツールフローを提供します。ソフトウェアには、プロジェクトの設定、ツールフローの実行、および結果の表示を視覚的に操作するための GUI (グラフィカル・ユーザ・インターフェイス) およびコマンドライン・フロー、Tcl コマンド・コンソールが用意されています。ソフトウェアで生成されたビットストリーム・ファイルにより Trion FPGA をコンフィギュレーションします。ソフトウェアは、Verilog HDL 言語と VHDL 言語をサポートしています。詳細はこちら

供給状況

すべての Trion FPGA は量産提供中です。Trion FPGA 開発キットおよびデバイスは DigiKey もしくは 販売代理店より購入可能です。